Analog-Digital-Wandler (ADCs) sind als Schnittstelle zur digitalen Signalverarbeitung unerlässlich und die Integration energieeffizienter Systeme benötigt ADCs, die in sub-100nm Technologien implementierbar sind. Besonders das Wandlungsverfahren der sukzessiven Approximation (SAR) ist für diese Anwendung gut geeignet. In der vorliegenden Arbeit werden Methoden und Schaltungstechniken zur Steigerung der Leistungsfähigkeit und Erhöhung der Flächen- und Energieeffizienz von integrierten SAR ADCs entwickelt. Ausgehend von einem ladungsbasierten Systemmodell werden verschiedene Architekturen verglichen. Einen Schwerpunkt stellt dabei die analytische Betrachtung der zufälligen Variation der Bauelemente (Mismatch) dar. Es werden Schaltungstechniken entwickelt, die durch Selbstkalibrierung oder geeignete Kodierung die Linearität des ADCs erhöhen. Zur Steigerung der Abtastrate wird ein redundantes Suchverfahren analysiert und eine digitale Berechnung des Suchbaumes vorgestellt. Aufbauend auf den theoretischen Ergebnissen werden praktische Implementierungen in CMOS-Technologien mit Strukturweiten von 0.35μm bis 28nm präsentiert.